14 nanómetros

Procesos de fabricación de semiconductores
10.000 nm – 1971 3.000 nm – 1975 1.500 nm – 1982 1.000 nm – 1985 800 nm – 1989 600 nm – 1994 350 nm – 1995 250 nm – 1997 180 nm – 1999 130 nm – 2002 90 nm – 2004 65 nm – 2006 45 nm – 2008 32 nm – 2010 22 nm – 2012 14 nm – 2014 10 nm – 2016 7 nm – 2018 5 nm – 2020
[editar datos en Wikidata]

14 nanómetros (14nm) es la tecnología de fabricación de semiconductores, en la que los componentes están fabricados en una 14 milmillonésima parte de un metro.^[1]^[2]^[3]

Visión general

Actualmente, su uso está planificado para ser destinado sobre todo, a la fabricación microprocesadores CMOS, siguiendo de acuerdo al ITRS (en inglés International Technology Roadmap for Semiconductors).

Microprocesadores

Familia Intel

Familia AMD

Nvidia

Nvidia Geforce 10 series (GT 1030, GTX 1050, GTX 1050Ti)

BXZ4, es el microprocesador, de última generación que sea construido en la actualidad con la tecnología más simple, pero eficaz su creador Dr. Glen González, un costarricense que ha realizado lo que muchos creían imposible

Historia

En el año 2005, Toshiba demuestra una longitud de puerta de 15 a 10 nm, usando un proceso espaciador lateral.^[5]

Predecesor

Artículo principal: 22 nanómetros

22 nanómetros (22nm) era la anterior tecnología de fabricación de semiconductores.

Sucesor

Artículo principal: 10 nanómetros

10 nanómetros (10nm) será la tecnología que sustituya a los 14nm como la tecnología de fabricación de semiconductores.

Enlaces externos

www.itrs.net Sitio oficial (en inglés)

Referencias

↑ Prefijos del Sistema Internacional
↑ «Intel 14 nm para extender la Ley de Moore otra década». http://www.muycanal.com.
↑ «Los 14 nanómetros empiezan a verse en el horizonte». http://www.xataka.com/.
↑ «Intel Atom Z2580, primer chip de 14 nanómetros». http://www.muycomputer.com.
↑ A, Kaneko; A, Yagashita; K, Yahashi; T, Kubota; M, Omura; K, Matsuo; I, Mizushima; K, Okano; H, Kawasaki; S, Inaba; T, Izumida; T, Kanemura; N, Aoki; K, Ishimaru; H, Ishiuchi; K, Suguro; K, Eguchi; Y, Tsunashima (2005), Sidewall transfer process and selective gate sidewall spacer formation technology for sub-15nm finfet with elevated source/drain extension (PDF|formato= requiere |url= (ayuda)) (en inglés), pp. 844-847, ISBN 0-7803-9268-X, doi:10.1109/IEDM.2005.1609488 .

Datos: Q2750603

Esta página se editó por última vez el 3 feb 2024 a las 21:53.

De Wikipedia, la enciclopedia libre