To install click the Add extension button. That's it.

The source code for the WIKI 2 extension is being checked by specialists of the Mozilla Foundation, Google, and Apple. You could also do it yourself at any point in time.

4,5
Kelly Slayton
Congratulations on this excellent venture… what a great idea!
Alexander Grigorievskiy
I use WIKI 2 every day and almost forgot how the original Wikipedia looks like.
Live Statistics
Spanish Articles
Improved in 24 Hours
Added in 24 Hours
What we do. Every page goes through several hundred of perfecting techniques; in live mode. Quite the same Wikipedia. Just better.
.
Leo
Newton
Brights
Milds

De Wikipedia, la enciclopedia libre

Ricoh 5A22
Información
Desarrollador MOS Technology
Fabricante Ricoh
Datos técnicos
Frecuencia de reloj de CPU 1,79 MHz
2,68 MHz
3,58 MHz
Conjunto de instrucciones MOS 6502

El Ricoh 5A22 es un microprocesador producido por Ricoh para la consola de videojuegos Super Nintendo Entertainment System (SNES) . El 5A22 se basa en el CMD/GTE 65c816 de 8/16 bits, una versión del WDC 65C816 (utilizado en la computadora personal Apple IIGS). Tiene un bus de datos de 8 bits, un acumulador de 16 bits, un bus de direcciones de 24 bits y está basado en la familia de procesadores MOS Technology 6502.

Características principales

Además del núcleo de CPU 65C816, el 5A22 contiene hardware de soporte, que incluye:

  • Circuitos de interfaz del puerto del controlador, incluido el acceso en serie a los datos del controlador
  • Un puerto de E/S paralelo de 8 bits, que en su mayoría no se utiliza en el SNES
  • Circuitos para generar interrupciones no enmascarables en V-blank
  • Circuitos para generar interrupciones en las posiciones calculadas de la pantalla
  • Una unidad DMA, que admite dos modos principales:
    • DMA general, para transferencias en bloque a una velocidad de 2.68 MB/s
    • DMA en blanco en H, para transferir pequeños conjuntos de datos al final de cada línea de exploración fuera del período de visualización activo
  • Registros de multiplicación y división.
  • Dos buses de direcciones separados que controlan el bus de datos de 8 bits: un "Bus A" de 24 bits para acceso general y un "Bus B" de 8 bits principalmente para registros APU y PPU

Rendimiento

La CPU en su conjunto emplea un bus del sistema de velocidad variable, con tiempos de acceso al bus determinados por la ubicación de la memoria a la que se accede. El bus corre a 3.58 MHz para ciclos sin acceso y al acceder al Bus B y la mayoría de los registros internos, y 2.68 o 3.58 MHz al acceder al Bus A. Funciona a 1.79 MHz solo cuando se accede a los registros de acceso en serie del puerto del controlador.[1]​ Funciona a aproximadamente 1.5 MIPS y tiene un rendimiento máximo teórico de 1.79 millones de operaciones de 16 bits por segundo.

Véase también

Referencias

  1. anomie (21 de diciembre de 2008). «Anomie's SNES Memory Mapping Doc» (text). Consultado el 19 de junio de 2019. 
Esta página se editó por última vez el 24 jul 2020 a las 18:38.
Basis of this page is in Wikipedia. Text is available under the CC BY-SA 3.0 Unported License. Non-text media are available under their specified licenses. Wikipedia® is a registered trademark of the Wikimedia Foundation, Inc. WIKI 2 is an independent company and has no affiliation with Wikimedia Foundation.