To install click the Add extension button. That's it.

The source code for the WIKI 2 extension is being checked by specialists of the Mozilla Foundation, Google, and Apple. You could also do it yourself at any point in time.

4,5
Kelly Slayton
Congratulations on this excellent venture… what a great idea!
Alexander Grigorievskiy
I use WIKI 2 every day and almost forgot how the original Wikipedia looks like.
Live Statistics
Spanish Articles
Improved in 24 Hours
Added in 24 Hours
Languages
Recent
Show all languages
What we do. Every page goes through several hundred of perfecting techniques; in live mode. Quite the same Wikipedia. Just better.
.
Leo
Newton
Brights
Milds

De Wikipedia, la enciclopedia libre

HD64180

Hitachi HD64180
Información
Tipo microprocesador
Desarrollador Hitachi
Fabricante
Fecha de lanzamiento 1985
Datos técnicos
Frecuencia de reloj de CPU 2.5, 4, 6, 8 MHz — 10MHz
Conjunto de instrucciones 8080, 8085, z80, NSC 800
Ancho en bits 8 bits
Empaquetados
  • 64 pin DIP
Se conecta a
Zócalo(s)
  • 64 pin DIP
Hitachi HD64180

El HD64180 es un microprocesador para sistemas embebidos, basado en el Zilog Z80 y desarrollado por Hitachi, que lo dotó de una unidad de gestión de memoria (MMU). Salió a la venta en 1985.[1]​ El Hitachi HD64180 «Super Z80» fue posteriormente licenciado a Zilog y vendido como el Z64180, y también se comercializó bajo la designación Zilog Z180 (esta última versión incluía algunas mejoras del diseño original).

Hitachi HD64180 con encapsulado DIP64

Los computadores CP/M Micromint SB180 y SemiDisk Systems DT42, y los Olivetti CWP 1 y ETV 210 (que también usan CP/M 2.2 residente en ROM) estaban basados en el Hitachi HD64180.

Características

Posee las siguientes características:

  • Unidad de gestión de memoria (MMU) que soporta hasta 512 kB de memoria y 64 kB de espacio de E/S.
  • Agrega 12 nuevas instrucciones.
  • Controlador de acceso directo a memoria (DMAC) de dos canales.
  • Generador de estados de espera programable.
  • Refresco de DRAM programable.
  • Asynchronous Serial Communication Interface (ASCI, interfaz de comunicación serie asíncrona) de dos canales.
  • Programmable Reload Timer (PRT) de 16 bits programable.
  • Clocked Serial I/O Port (CSI/O) de un canal.
  • Controlador vectorizado de interrupciones programable.

Véase también

Referencias

  1. Reh, Tilmann (November 1991). «The CPU280 - When 8 Bits Aren't Enough». The Computer Journal (53): 3-5. ISSN 0748-9331. Consultado el 1 de diciembre de 2016. 

Bibliografía

Enlaces externos

Esta página se editó por última vez el 5 oct 2022 a las 00:04.
Basis of this page is in Wikipedia. Text is available under the CC BY-SA 3.0 Unported License. Non-text media are available under their specified licenses. Wikipedia® is a registered trademark of the Wikimedia Foundation, Inc. WIKI 2 is an independent company and has no affiliation with Wikimedia Foundation.