Лэтэнси (в том числе англ. CAS Latency, CL; жарг. тайминг) — временна́я задержка сигнала при работе динамической оперативной памяти со страничной организацией, в частности, SDRAM. Эти временны́е задержки также называют таймингами и для краткости записывают в виде трех чисел, по порядку: CAS Latency, RAS to CAS Delay и RAS Precharge Time. От них в значительной степени зависит пропускная способность участка «процессор-память» и задержки чтения данных из памяти и, как следствие, быстродействие системы.
Мера таймингов — такт шины[какой?] памяти. Таким образом, каждая цифра в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах шины памяти. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть CAS Latency.
Иногда формула таймингов для памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется «DRAM Cycle Time Tras/Trc» и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала, в течение которого строка открыта для переноса данных (tRAS — RAS Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (tRC — Row Cycle time), также называемого циклом банка (Bank Cycle Time).
Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов для наиболее распространенных частот системной шины. На планке памяти информация хранится в чипе SPD[англ.] и доступна чипсету. Просмотреть эту информацию можно программным образом, например, программой CPU-Z.
С точки зрения пользователя, информация о таймингах позволяет примерно оценить производительность оперативной памяти до её покупки. Таймингам памяти поколений DDR и DDR2 придавалось большое значение, поскольку кэш процессора был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется меньше внимания, поскольку современные процессоры (например AMD Bulldozer, Trinity и Intel Core i5, i7) имеют сравнительно большие L2-кэши и снабжены огромным L3-кэшем, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа и её данные целиком помещается в кэш процессора (см. Иерархия памяти).
Тайминги
| Имя параметра | Обозначение | Определение |
|---|---|---|
| CAS-лэтэнси | CL | Задержка между отправкой в память адреса столбца и началом передачи данных. Время, требуемое на чтение первого бита из памяти, когда нужная строка уже открыта. |
| Row Address to Column Address Delay | TRCD | Число тактов между открытием строки и доступом к столбцам в ней. Время, требуемое на чтение первого бита из памяти без активной строки — TRCD + CL. |
| Row Precharge Time | TRP | Число тактов между командой на предварительный заряд банка (закрытие строки) и открытием следующей строки. Время, требуемое на чтение первого бита из памяти, когда активна другая строка — TRP + TRCD + CL. |
| Row Active Time | TRAS | Число тактов между командой на открытие банка и командой на предварительный заряд. Время на обновление строки. Накладывается на TRCD. Минимальное время между активацией и предварительной зарядкой ряда памяти. Это количество циклов, в течение которых строка памяти может быть доступна для чтения/записи. Обычно примерно равно не ниже TRCD + TRP. |
| Примечания: | ||
CAS-латентность
CAS-латентность (от англ. column address strobe latency, CAS latency, CL, CAS-задержка) — это период ожидания (выраженный в количестве циклов тактовой частоты шины памяти) между запросом процессора на получение содержимого ячейки памяти из открытой строки и временем, когда оперативная память сделает доступной для чтения первую ячейку запрошенного адреса.
Модули памяти SDR SDRAM могут иметь задержку CAS, равную 1, 2 или 3 циклам. Модули DDR SDRAM могут иметь задержку CAS, равную 2 или 2,5.
На модулях памяти обозначается как CAS или CL. Пометка CAS2, CAS-2, CAS=2, CL2, CL-2 или CL=2 обозначает величину задержки, равную 2.
Примерные данные CAS-латентности памяти
| Поколение | Тип | Скорость передачи данных (мегатранзакций в секунду) |
Время передачи бита | Скорость выдачи команд | Длительность цикла | CL | 1-е слово | 4-е слово | 8-е слово |
|---|---|---|---|---|---|---|---|---|---|
| SDRAM | PC100 | 100 MT/s | 10 ns | 100 MHz | 10 ns | 2 | 20 ns | 50 ns | 90 ns |
| PC133 | 133 MT/s | 7.5 ns | 133 MHz | 7.5 ns | 3 | 22.5 ns | 45 ns | 75 ns | |
| DDR SDRAM | DDR-333 | 333 MT/s | 3 ns | 166 MHz | 6 ns | 2.5 | 15 ns | 24 ns | 36 ns |
| DDR-400 | 400 MT/s | 2.5 ns | 200 MHz | 5 ns | 3 | 15 ns | 22.5 ns | 32.5 ns | |
| 2.5 | 12.5 ns | 20 ns | 30 ns | ||||||
| 2 | 10 ns | 17.5 ns | 27.5 ns | ||||||
| DDR2 SDRAM | DDR2-667 | 667 MT/s | 1.5 ns | 333 MHz | 3 ns | 5 | 15 ns | 19.5 ns | 25.5 ns |
| 4 | 12 ns | 16.5 ns | 22.5 ns | ||||||
| DDR2-800 | 800 MT/s | 1.25 ns | 400 MHz | 2.5 ns | 6 | 15 ns | 18.75 ns | 23.75 ns | |
| 5 | 12.5 ns | 16.25 ns | 21.25 ns | ||||||
| 4.5 | 11.25 ns | 15 ns | 20 ns | ||||||
| 4 | 10 ns | 13.75 ns | 18.75 ns | ||||||
| DDR2-1066 | 1066 MT/s | 0.95 ns | 533 MHz | 1.9 ns | 7 | 13.13 ns | 15.94 ns | 19.69 ns | |
| 6 | 11.25 ns | 14.06 ns | 17.81 ns | ||||||
| 5 | 9.38 ns | 12.19 ns | 15.94 ns | ||||||
| 4.5 | 8.44 ns | 11.25 ns | 15 ns | ||||||
| 4 | 7.5 ns | 10.31 ns | 14.06 ns | ||||||
| DDR3 SDRAM | DDR3-1066 | 1066 MT/s | 0.9375 ns | 533 MHz | 1.875 ns | 7 | 13.13 ns | 15.95 ns | 19.7 ns |
| DDR3-1333 | 1333 MT/s | 0.75 ns | 666 MHz | 1.5 ns | 9 | 13.5 ns | 15.75 ns | 18.75 ns | |
| 6 | 9 ns | 11.25 ns | 14.25 ns | ||||||
| DDR3-1375 | 1375 MT/s | 0.73 ns | 687 MHz | 1.5 ns | 5 | 7.27 ns | 9.45 ns | 12.36 ns | |
| DDR3-1600 | 1600 MT/s | 0.625 ns | 800 MHz | 1.25 ns | 9 | 11.25 ns | 13.125 ns | 15.625 ns | |
| 8 | 10 ns | 11.875 ns | 14.375 ns | ||||||
| 7 | 8.75 ns | 10.625 ns | 13.125 ns | ||||||
| 6 | 7.50 ns | 9.375 ns | 11.875 ns | ||||||
| DDR3-2000 | 2000 MT/s | 0.5 ns | 1000 MHz | 1 ns | 10 | 10 ns | 11.5 ns | 13.5 ns | |
| 9 | 9 ns | 10.5 ns | 12.5 ns | ||||||
| 8 | 8 ns | 9.5 ns | 11.5 ns | ||||||
| 7 | 7 ns | 8.5 ns | 10.5 ns |
Литература
- Владимир Львович Бройдо. Архитектура ЭВМ и систем: [по направлению подгот. "Информ. системы"]. — Издательский дом "Питер", 2009. — С. 201—202. — 721 с. — ISBN 9785388003843.
Ссылки
- «Что такое тайминги?», Antinomy, Overclockers.ua, 28.06.2007
- Тайминги
- Влияние частоты и таймингов оперативной памяти на производительность платформы Intel LGA 1156 3DNews
- Новый стандарт памяти SDRAM DDR 3. Тайминги
Эта страница в последний раз была отредактирована 3 сентября 2023 в 19:06.
Обычно почти сразу, изредка в течении часа.